这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 华为的一道笔试题

共1条 1/1 1 跳转至

华为的一道笔试题

菜鸟
2006-12-09 18:37:17     打赏
时钟周期为T,触发器D1的建立时间最大为T1max,最小为T1min。组合逻辑电路最大延迟为 T2max,最小为T2min。问,触发器D2的建立时间T3和保持时间应满足什么条件。



关键词: 为的     一道     试题    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]