网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » 软件与操作系统 » VHDL 與VERILOG的比較！

共1条 1/1 1 跳转至页

VHDL 與VERILOG的比較！

张阳
工程师
2008-06-17 17:22:14     打赏
VHDL難學, 語法嚴謹, 學習時間長, 一不小心編譯器老給警告. 但是一旦編譯器通過, 錯誤機率降低很多。
Verilog易學, 語法寬鬆, 學習曲線, 編譯器容易通過. 但是編譯器通過並不代表沒錯誤。
VHDL比較多用在學校, 工業界還是用Verilog多。
回复
收藏
0



关键词： VERILOG     比較    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]