网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 引脚到引脚的延时是什么意思呢？

共3条 1/1 1 跳转至页

引脚到引脚的延时是什么意思呢？

271303204
助工
2009-04-07 11:09:14     打赏
今天看到max7000的介绍说，引脚到引脚的延时为3.5ns，怎么解释呢？
回复
收藏
0



关键词： 引脚     延时     是什么     意思    

271303204
助工
2009-04-08 10:11:05     打赏
2楼
学习了...........

评论
271303204
助工
2009-04-09 09:59:36     打赏
3楼
Tpd延时反映了CPLD器件可以实现的最高频率,这个最高频率，是不是就是指cpld所能输入的最高频率呢？加入我要做个计数器，那么输入的信号频率就不能超过1/Tpd？不知道这样理解对不对

评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航