网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » FPGA/CPLD数字电路设计经验分享

共1条 1/1 1 跳转至页

FPGA/CPLD数字电路设计经验分享

Jason_Zhang
高工
2009-08-29 12:09:06     打赏

FPGA/CPLD数字电路设计经验分享

        在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL 电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

中文PDF，42页
FPGA_CPLD_数字电路设计经验分享.rar

回复
收藏
0



关键词： 数字     电路设计     经验     分享    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]