大家都来看看,看看能不能解决。-电子产品世界论坛

共1条 1/1 1 跳转至页

大家都来看看,看看能不能解决。

菜鸟

2009-09-21 11:27:28 打赏

quartus ii 9.0 综合：一个工程，在对小模块进行调试时，每个占用logic资源5%，将各个小模块连接在一起组成大工程时发现占用资源1%，按各个小模块占用资源，总和应该在30%左右，为何会出现1%呢？看RWL里面也生成了正确电路。不知为何，请高手回答啊。

关键词：大家都来看看能不能解决

共1条 1/1 1 跳转至页

有奖活动
【EEPW电子工程师创研计划】技术变现通道已开启~
发原创文章【每月瓜分千元赏金凭实力攒钱买好礼~】
【EEPW在线】E起听工程师的声音！
“我踩过的那些坑”主题活动——第001期
高校联络员开始招募啦！有惊喜！！
【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！
送您一块开发板，2025年“我要开发板活动”又开始了！
打赏了！打赏了！打赏了！

打赏帖
汽车+汽车电子电阻解释与分析被打赏5分
分享汽车通信和多媒体总线结构被打赏20分
【我踩过的那些坑】结构堵孔导致的喇叭无声问题被打赏50分
NUCLEO-U083RC学习历程38+串口通过队列的方式输出两个字符串被打赏20分
【我踩过的那些坑】分享一下调试一款AD芯片的遇到的“坑”被打赏50分
电流检测模块MAX4080S被打赏10分
【我踩过的那些坑】calloc和malloc错误使用导致跑飞问题排查被打赏50分
分享电控悬架的结构与工作原理（一）被打赏20分
多组DCTODC电源方案被打赏50分
【我踩过的那些坑】STM32cubeMX软件的使用过程中的“坑”被打赏50分