网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 大家都来看看,看看能不能解决。

共6条 1/1 1 跳转至页

大家都来看看,看看能不能解决。

chun296
菜鸟
2009-09-21 11:27:28     打赏
quartus ii 9.0 综合：一个工程，在对小模块进行调试时，每个占用logic资源5%，将各个小模块连接在一起组成大工程时发现占用资源1%，按各个小模块占用资源，总和应该在30%左右，为何会出现1%呢？看RWL里面也生成了正确电路。不知为何，请高手回答啊。
回复
收藏
0



关键词： 大家     都来     看看     能不能     解决    

Jason_Zhang
高工
2009-09-21 14:49:14     打赏
2楼

没遇到过这种情况，不明白原因。帮你顶起，希望有知道的人帮你回答。


评论
271303204
助工
2009-09-21 15:03:59     打赏
3楼

小模塊是一個獨立的工程下做的嗎？


评论
Jason_Zhang
高工
2009-09-21 16:21:59     打赏
4楼
你今天的输入法怎么是繁体的，看着怪别扭的。

评论
FPGAVHDLARM
菜鸟
2009-09-22 00:04:10     打赏
5楼

器件类型选择是否是一样的呢?


评论
271303204
助工
2009-09-22 10:08:57     打赏
6楼
昨天不小心开了繁体，呵呵

评论
共6条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]