这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » Verilog 阻塞和非阻塞分析(分享)

共3条 1/1 1 跳转至

Verilog 阻塞和非阻塞分析(分享)

高工
2009-11-08 15:43:23     打赏
在Verilog语言最难弄明白的结构中“非阻塞赋值”要算一个。甚至是一些很有经验的工程师也不完全明白“非阻塞赋值”在仿真器(符合IEEE标准的)里是怎样被设定执行的,以及什么时候该用“非阻塞赋值”。这篇文章将介绍怎样设定“非阻塞赋值”和“阻塞赋值”,给出了重要的使得编码可以被正确地综合的编码指导方针,和避免仿真竞争的编码风格细节。

包括英文原文和中文译文

Verilog阻塞非阻塞赋值.doc
Nonblocking Assignments in Verilog Synthesis Coding Styles That Kill.pdf



关键词: Verilog     阻塞     分析     分享    

高工
2010-03-27 13:39:36     打赏
2楼
应该说是基本不能互换,呵呵

高工
2010-05-19 12:37:09     打赏
3楼

不是“好像”,是“确实不能”


共3条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]