关于如何设计双向IO总线的testbench 测试程式，网上有些资料会涉及到，但我看了觉得并不深入。
由于本人刚刚学习verilog，在学一个I2C slave。但在写测试测试时面对SDA这种双向信号不知如何写
在主程式中已定义好sda为双向信号，如：IBUF sda_ibuf (.I (sda_io), .O (sda_in));
OBUFE sda_obuf (.I (1'b0), .E (drive_sda), .O (sda_io));
drive_sda为控制三态门的开关，为内部的信号，并非外部输入。那么请问各位高手，如何写测试程式得到sda在规定的时段进行输入或输出的切换呢！
急盼指教！
非常感谢！
共3条
1/1 1 跳转至页
如何设计双向IO总线的testbench 测试程式--高手请进
dear Jason:我搜到你发表的帖子了，内容如下。你说的是oe应该是输入，可在我这个model中oe是由此model中内部信号产生，请问在仿真时是否应该在主程式中把产生它的部分程式mask掉，且把它定义为输入，这样才能在testbench中定义它把波形仿真出来呢？
非常感谢！
一般情况下，如果你所要描述的器件是个总线从设备，那么oe应该是个输入，由Testbench产生oe。正如由CPU控制RAM的读写一样。
这正好和你的描述是相反的。
assign DD = oe? ddo : 16’bz;
assign ddi = DD;
testbench：
`timescale 1ns / 1ps
initial
begin
#100;
oe = 1;
#20;
testReg = DD;
#100;
oe = 0;
#10;
DD = 16'd1;
#200;
end
......
非常感谢！
一般情况下，如果你所要描述的器件是个总线从设备，那么oe应该是个输入，由Testbench产生oe。正如由CPU控制RAM的读写一样。
这正好和你的描述是相反的。
assign DD = oe? ddo : 16’bz;
assign ddi = DD;
testbench：
`timescale 1ns / 1ps
initial
begin
#100;
oe = 1;
#20;
testReg = DD;
#100;
oe = 0;
#10;
DD = 16'd1;
#200;
end
......
共3条
1/1 1 跳转至页
回复
 我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模：我让AI用FreeCAD画了个开发板外壳被打赏￥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏￥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏￥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏￥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏￥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏￥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏￥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏￥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏￥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏￥26元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
