网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 求助verilog语言的问题

共2条 1/1 1 跳转至页

求助verilog语言的问题

只为吸引你
菜鸟
2010-11-26 00:04:51     打赏
我在一个模块中定义了一个10进制的变量。但是我在另一个模块中使用这个变量时，需要他是2进制的哇，我可以直接用吗？我还是把他改成2进制的呢？要改的话，怎么改呢？请教了。谢谢哇
回复
收藏
0



关键词： 求助     verilog     语言     问题    

只为吸引你
菜鸟
2010-11-26 23:22:27     打赏
2楼
哦，谢谢了。最经上网有点不方便。哎···········

评论
共2条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]
-

嵌入式开发

STM32

MCU

FPGA

软件与操作系统

RISC-V

国产MCU

-

综合技术

-

DIY与开源设计

-

行业应用

-

活动中心

-

高校专区

-

休闲专区

-

企业专区

-

论坛服务

—
—
—
版
块
导
航