如题,我在弄。但是出问题了。我也看了网上说加库什么的,我都加了,
这个是错误的原因:
# ** Error: D:/Xilinx92i/practice02/mydds.v(349): Module 'C_GATE_BIT_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(437): Module 'C_REG_FD_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(582): Module 'C_ADDSUB_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(627): Module 'C_REG_FD_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(672): Module 'C_REG_FD_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(691): Module 'LUT4' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(710): Module 'LUT4' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(876): Module 'BLKMEMDP_V6_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(924): Module 'C_REG_FD_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(985): Module 'C_GATE_BIT_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(1017): Module 'C_SHIFT_FD_V7_0' is not defined.
# ** Error: D:/Xilinx92i/practice02/mydds.v(1065): Module 'C_REG_FD_V7_0' is not defined.
# Optimization failed
# Error loading design
我就不懂了,这个要怎么改啊?还是没加库什么的加的少了,还是错了?
求大牛们看看。
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
