这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 请教把verilog代码封装成IP核

共4条 1/1 1 跳转至

请教把verilog代码封装成IP核

工程师
2012-03-13 21:26:40     打赏
请教各位,怎么将自己写的verilog代码模块封装成网表型式的IP核呢?



关键词: 请教     verilog     代码     装成    

工程师
2012-03-13 21:41:00     打赏
2楼
谢谢!再问下对于xilinx的FPGA,在ISE上怎么实现呢?

工程师
2012-03-14 22:07:31     打赏
3楼
今天试了试好像还挺容易的。 只要把将一个子模块单独综合,把综合属性里的“Add I/O Buffers”去掉,综合,生成的ngc网表再加上你自己做的一个wrapper文件(就是只有端口列表的.v或者.vhd文件),就可以调用了了。 wrapper文件里要注明: // XST black box declaration // box_type "black_box" // synthesis attribute box_type of sdram_top is "black_box" 不过要注意的是,如果代码里例化了I/O Buffer的话,去掉这个综合选项是不会将例化的buffer删除的。这种情况下,别人用你的IP的时候就要注意了,不能重复添加buffer。 详细的请参考:http://www.xilinx.com/support/answers/34771.htm

工程师
2012-03-14 22:08:39     打赏
4楼
怎么成了一大段了,编辑也改不过来呢

共4条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]