DSP与FPGA之间的通信有下面这段代码：
always @(posedge clk)
SCKr <= {SCKr[1:0], SCK};
wire SCK_risingedge = (SCKr[2:1]==2'b01);
其中clk是FPGA的全局时钟，SCK是FPGA与DSP之间是SPI时钟；
每次判断SPI的时钟上升沿用这样的办法：
if (SCK_risingedge)；
请问这是为什么啊？
为什么不直接将SCK作为SPI通信模块的敏感信号呢？
| 打赏帖 | |
|---|---|
| 汽车电子中巡航控制系统的使用被打赏10分 | |
| 分享汽车电子中巡航控制系统知识被打赏10分 | |
| 分享安全气囊系统的检修注意事项被打赏10分 | |
| 分享电子控制安全气囊计算机知识点被打赏10分 | |
| 【分享开发笔记，赚取电动螺丝刀】【OZONE】使用方法总结被打赏20分 | |
| 【分享开发笔记，赚取电动螺丝刀】【S32K314】芯片启动流程分析被打赏40分 | |
| 【分享开发笔记，赚取电动螺丝刀】【S32K146】S32DS RTD 驱动环境搭建被打赏12分 | |
| 【分享开发笔记，赚取电动螺丝刀】【IAR】libc标注库time相关库函数使用被打赏23分 | |
| LP‑MSPM0L1306开发版试用结果被打赏10分 | |
| 【分享开发笔记，赚取电动螺丝刀】【LP-MSPM0L1306】适配 RT-Thread Nano被打赏23分 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
