EEPW论坛

所有参与活动者的申请，必须符合如下形式，否则将不会审核通过！

样例：

我选择第二（一）种方案：申请PCB板，购买组委会提供的元器件包
实验名称：基于CPLD的闹铃设计（请自拟）

（如下信息请自拟！） 
实验概要：完成功能：实时时钟芯片读取时间，按键可设置闹铃值并修改时间值，12864显示时钟（指针）、闹铃值、当前温度。不仅如此，闹铃值实时存入EEROM，开机时读取闹铃值而不用重新设置。时间到闹铃值时，12864显示闹铃图案，蜂鸣器响，按按键以取消闹铃或延时。

关注这个CPLD的DIY很久了，以前学过的51，F0411，CC2533，STM32等都是C语言编程，虽说有一定的编程基础，但Verilog HDL是初次接触，想通过贵网站的DIY活动实现这个实验，能熟练掌握CPLD对各种外设、总线的操作。自己的方向是高速数据采集，也想为以后的FPGA学习打下基础。希望我能从这次活动中有所收获。