EEPW论坛

　　第十一章 仿真结果分析

　　图11.1 仿真结果显示

　　仿真结果在图8.10 下面的信息窗口显示出来如上图

　　SIM ID(模拟的次数) diver(驱动端)

　　receiver(接收端) cycle(仿真的周期)

　　FTS MODE(仿真模式) monotonic(单调性)

　　Noise Margin(噪声裕量) overshoothigh(上过冲)

　　overshootlow(下过冲) PropDelay(传输延迟，驱动端到接收端)

　　switch delay(开关延迟) settle delay(建立时间)

　　可以对照信号波形图一起进行分析，一般要求噪声裕量足够大，上冲和下冲不要超过规定电压，没有明显的振铃现象，波形没有严重失真等等，但对于不同的电路，有时对于传输延迟时间的长短，或者上升时间的快慢有特别的要求，这也是具体进行仿真分析时要注意的地方。

　　第十二章 电气约束规则的定义

　　经过仿真，基本可以找出最佳的阻抗匹配及布线长度的要求。此时，我们可以产生电气规则，以约束下一步的布局布线。其大致的操作是：在Sigxplore 的set 下拉菜单下选择constraints。然后即可根据需要定义各项规则，并可在Existing Rules 窗口里确认规则是否成功加入。规则定义完成之后，需点击update SQ 快捷键将规则反馈到SpecctrQuest。