在高速设计中，如何解决信号的完整性问题？
信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗(output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的方式是靠端接(termination)与调整走线的拓朴。
 我要赚赏金打赏帖 |
|
|---|---|
| bsp_log：RTT分级日志封装被打赏￥16元 | |
| J-LinkRTT常用API函数讲解被打赏￥14元 | |
| 【S32K3学习整理】S32K388 四核启动被打赏￥23元 | |
| 【S32K3学习整理】Lockstep和Decoupled 模式被打赏￥28元 | |
| 嵌入式芯片调试神器-J-LinkRTT被打赏￥21元 | |
| 人体红外PIR感应传感器使用(ESP32S3)被打赏￥26元 | |
| 一种有效完成脚本程序测试的方法被打赏￥28元 | |
| WorkBuddy搭配SolidCraft给开发板做两件式外壳被打赏￥33元 | |
| 开箱一块k230被打赏￥33元 | |
| 【瑞萨RA8D1测评】RA8D1+lwIP网络验证与TCPOTA的实验记录被打赏￥33元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
