共1条
1/1 1 跳转至页
verilog hdl 向量使用变量进行索引
module id(
......
);
reg[`InstWidth] cur_inst; //48字节的指令存放空间,后面的分析根据
reg[`InstBus] cur_pos; //cur_inst[cur_pos: 0]
........
always @ (*) begin
//----------------------------------------------------
区域1:
//将本次获得的指令赋给 cur_inst
cur_inst[cur_pos : ((cur_pos + 1) - `Num32)] = inst_i[`InstBus];
** Error: C:/id.v(89): Range must be bounded by constant expressions.
注:
`define InstWidth 383:0
`define Num32 32
`define InstBus 31:0
问题1:
按照错误提示,应该是 cur_inst[a:b]内的表达式 a、b 都应该为常量表达式,是这样吗?
如果是的话,那假设我需要使用变量,该如何修改?
详细一点的说,我的意图是,cur_inst[]是48字节大小的,每次对它增加的内容是不定长的,
因此每次的起始位置也是不定的,例如:
1)第一次, cur_pos: 383,即cur_inst[]的最高位。如果这次需要填充的内容为4字节,
即inst_i[31:0],则 cur_pos 会变更为 383 + 1 -32 = 352
2)第二次, cur_pos: 352, 如果这次需要填充的内容为2字节,即inst_i[15:0],
则 cur_pos 会变更为 352 + 1 -16 = 336
......
可见,cur_inst[]所填充内容的位置由 cur_pos 决定。这是动态的,不可能是常量表达式。
那如何解决?
注:
本例中的inst_i[`InstBus]虽然是固定4字节的填充内容,但实际在程序中还是有2字节
的填充,且编译时也已报错(错误提示的内容跟这里的一样),只是篇幅所限没有列出
//----------------------------------------------------
end
......
endmodule
共1条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
