这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 求助如何理解这句SyncClk

共1条 1/1 1 跳转至

求助如何理解这句SyncClk

菜鸟
2015-12-08 15:32:41     打赏
详情:always@(posedge iClk or negedge iResetN)
begin
 if(!iResetN)
 begin
  SerialDataLast<=1'b0;
 end
 else
 begin
  SyncClk<=({SerialDataLast,iSerialData}==2'b10)?1'b0:1'b1;
  SerialDataLast<=iSerialData;
serialdata已经被赋给serialdatalast,怎么会出现({SerialDataLast,iSerialData}==2'b10),这样写的目的是什么?望大神赐教,感激不尽。



关键词: 求助     verilog    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]