EEPW论坛

学习RISC-V先补充一些基础知识。RISC-V也不是凭空出来的，也是站在巨人的肩膀之上的。

流水线，本质上可以理解为一种以面积换性能（Trade Area for Performance）、以空间换时间（Trade Space for Timing）的手段。与其相对应的是状态机：状态机本质上可以理解为是一种以性能换面积（Trade Performance for Area）、以时间换空间（Trade Timing for Space）的手段。

通过使用状态机，可以省掉上述流水线中的寄存器开销，还可以复用组合逻辑数据通路，因此面积开销比较小。但是每条指令都需要 5 个周期才能完成，吞吐率和性能很差。经典的8051内核就没有流水线。

MIPS五级流水线是RISC处理器设计的经典架构，通过指令并行执行提升CPU吞吐量。其五个阶段为：

1. ‌取指(IF,Instruction Fetch)：从内存读取指令，更新程序计数器(PC)
2. ‌译码(ID,Instruction Decode)：解析指令类型、操作数及寄存器地址
3. ‌执行(EX，Instruction Execute)：完成算术运算或地址计算
4. ‌访存(MEM,Memory Access)：处理存储器读写操作
5. ‌写回(WB，Write-Back)：将结果写入目标寄存器

每个阶段耗时相等，通过流水寄存器连接实现指令重叠执行。该设计为现代处理器流水线技术奠定了基础。

上图为经典MIPS五级流水线运行图，如果流水线没有停顿，理论上可以取得每个时钟周期都完成一条指令的性能。