EEPW论坛

设计一个时序电路。该时序电路系统有一个输入端X，当X输入一正脉冲时（并不与本 : 系统的时钟同步），本系统输出4个完整的、与本系统的时钟同步的正脉冲，并且输出的 : 4个正脉冲的脉冲宽度与本系统的时钟脉冲宽度基本相同，不允许有不完整的时钟脉冲或 : 毛刺出现。X的正脉冲宽度大于时钟脉冲的周期，且其两个正脉冲之间的间隔足够长，保 : 证前一个正脉冲的响应结束之后，才来下一个正脉冲。此外，该系统有一个上电复位输入 : S。仅在系统上电时，S端出现一个负脉冲（且仅出现一次），使处于初始状态，等待X的 : 正脉冲到来。 : 请高手指点解题思路。我觉得要用移位寄存器和计数器，可具体怎么实现不清楚。