本人在大唐电信从事FPGA设计工作超过3年,精通Verilog HDL和VHDL,有XILINX,ALTERA和LATTICE公司的FPGA和CPLD的实际项目经历,熟练掌握Quartus,ISE,ispLEVER,Synplify,ModelSim等工具,工程实践经验丰富。现寻求兼职FPGA设计工作,可以根据具体需求,进行相关设计,提供源代码。邮箱:zhumj116@126.com,QQ:13462125,电话: 13458674228,朱先生,可联系或留言。