ARM中的CPSR中的I位和F位与中断屏蔽寄存器INTMSK中的Global位有没有什么联系?
对中断屏蔽寄存器INTMSK,我是这样子理解的:
当中断屏蔽位被设为1时,即使中断发生都不会响应,但是此中断请求将相应的pending位置1,
所以如果此时将相应的中断屏蔽位设为0,则会发生中断响应。
而对于CPSR中的I位和F位,是不是将他们设为1时,即使有中断请求都不会将相应的pending位置1?
大家有没有s3c44b0的中断电路示意图?可不可以发上来参考参考?
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |