ARM中的CPSR中的I位和F位与中断屏蔽寄存器INTMSK中的Global位有没有什么联系？
对中断屏蔽寄存器INTMSK，我是这样子理解的：
当中断屏蔽位被设为1时，即使中断发生都不会响应，但是此中断请求将相应的pending位置1，
所以如果此时将相应的中断屏蔽位设为0，则会发生中断响应。
而对于CPSR中的I位和F位，是不是将他们设为1时，即使有中断请求都不会将相应的pending位置1？
大家有没有s3c44b0的中断电路示意图？可不可以发上来参考参考？
 我要赚赏金打赏帖 |
|
|---|---|
| 三分钟快速搭建NXP MCU开发环境(VSCode)被打赏￥22元 | |
| 为遥控小车巧添功能被打赏￥26元 | |
| 【S32K3XX】FlexCAN 模块配置使用被打赏￥30元 | |
| 【S32K3XX】FlexCAN RAM 资源分配整理被打赏￥25元 | |
| 【S32K3XX】IPCF 适配核间中断处理被打赏￥21元 | |
| 【S32K3XX】IPCF 核间通讯模块UNMANAGED方式使用被打赏￥29元 | |
| 片外存储Flash使用方法(Arduino IDE环境)被打赏￥22元 | |
| 三分钟快速上手ESP-NOW(ArduinoIDE环境)被打赏￥23元 | |
| 【S32K3XX】LPSPI参数配置说明被打赏￥21元 | |
| 在WT9932C61-TINY上实现超声波测距被打赏￥22元 | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
