EEPW论坛

第一种： 利用Assignments--->Assignment Editor 进行管脚分配；
这种方法适用于比较小的设计，所用管脚较少时

第二种：建立TCL文件进行管脚分配
这种方法比较灵活，是我比较常用的

第三种： 是今天的新发现。
直接在VHDL顶层文件的实体或结构体里就能进行管脚分配。方法如下：
attribute chip_pin : string;
attribute chip_pin of clk : signal "指定的管脚"；
、、、
是在师兄编的程序里发现的，Quartus综合器支持此种方法，但是属性名必须命名为chip_pin，其他名字综合器一概不认。我也不知道为什么。