对于高性能的系统级芯片而言,模拟电路所带来的噪声和串扰问题很难在数字电路中得以解决。
将模拟部分完全集成进数字部分的成本是很高的,低端产品的批量比较大,这种成本能够比较有效地被摊薄吸收。而高端产品的批量较小,因此很难吸收相应的额外成本,况且由于产品具有更高的性能,也使模拟部分集成到数字部分这一环节与低端产品的这一环节相比产生高得多的设计成本。
有趣的是,当我们决定将今天的芯片其周围的五六个模块集成进来以后,我们在下一代产品推出后就会发现新的SOC周围可能又有新的五六个模块需要被集成进来,因此SOC到底要拿进来多少个模块,这个问题恐怕永远没有止境。
如果设计一个DSP,可能需要三四百人的团队,而对于一个模拟产品,则可能只要两三个人就可以很好地完成。模拟设计工程师要依靠多年的丰富经验,设计出具有创造性甚至是“艺术”性的产品。行业中成功的模拟设计“大师”大多也是头发花白了,因此我认为要想成为最优秀的模拟设计工程师,恐怕他的阅历对于他来说是最宝贵和最重要的。
——美国TI公司高性能模拟产品高级副总裁Gregg Lowe
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
