EEPW论坛

根据verilog HDL的面向硬件思想，硬件电路不同于汇编指令没有循环的概念。编译器对for语句的解释只是机械的重复所包含语句，for可包含的语句只能为组合逻辑或寄存器移位等简单操作。类似的减少代码重读编写的语句还有task语句。