网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » FPGA/CPLD数字电路设计经验分享（转）

共4条 1/1 1 跳转至页

FPGA/CPLD数字电路设计经验分享（转）

Jason_Zhang
高工
2009-06-18 18:45:53     打赏

                                      FPGA/CPLD数字电路设计经验分享
         在数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。

西安大唐电信有限公司的技术交流讲义，中文PDF，27页。

fpga经验谈.rar

回复
收藏
0



关键词： 数字     电路设计     经验     分享    

jackwang
院士
2009-06-19 09:34:47     打赏
2楼

感谢分享


评论
jpp
高工
2009-06-19 21:23:32     打赏
3楼
平时还真的很少做数字电路方面的设计，接触最多的是模拟电路，但数子电路比模拟电路更简单的地方在它只有两个值，0和1

评论
Jason_Zhang
高工
2009-06-19 21:29:07     打赏
4楼
大规模的数字电路还是很难的，想想CPU和各种数字信号算法吧。
总的说来，数字电路难在如何做出来，模拟电路难在如何做好。
感觉模拟电路设计是一种艺术。

评论
共4条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]