如题,我用汇编建立的工程项目,由于项目在不断进展中,逐个模块调试的,所以工程中的程序也越来越大,之前我程序全部在 ncrt0.a30 中,现在程序大了,为调试方便和管理工程,我想把其中的子程序(或函数)独立开来,一个函数放在一个文件中,这样程序较为清晰,怎么操作?(我想把工程搞的模块清楚点,像C语言的工程那样,子程序或函数都独立开来)。
我初试了一下,把子程序独立开来,编译出错。我在想是否要用到一些伪指令语句,编译器编译的时候通过这些语句把工程链接起来。
ps:M16C/62P的汇编语言建立的工程
附上我现在的工程列表:
-myproject
-myproject
-Assembly source file
ncrt0.a30
-Download modules
myproject.x30
-Dependencies
nc_define.inc
sect30.inc
sfr62p.inc
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |