拿到样板后做了一下demo程序,感觉HEW挺方便,界面看上去想keilC,不过工程文件管理好像有点乱,只能通过手动在工程tab里建文件夹和硬盘建文件夹然后拖上去的方式完成。
软件里7125的iodefine.h没有,在demo程序里复制了一个,不知道是不是和7124一样定义,没有仔细研究。
使用的时候在debug仿真时,偶尔不当的操作会使软件死掉,只用通过任务管理器关闭软件。可能我的操作太暴力了。
还有在新建一个工程的时候,建完后什么代码都不添加的情况下编译,会出现“can not find “C” specific in xx....”的一个information waring,不知道为什么。
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |