网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 关于signalTap采样时钟的疑问

共4条 1/1 1 跳转至页

关于signalTap采样时钟的疑问

becoll
工程师
2009-12-15 23:00:46     打赏
我的系统时钟是50M的，经过一个锁相环倍频为100M的时钟供内部逻辑使用，当我用signalTap时只能选择50M的系统时钟为采样时钟，请问是否可以选择100M的采样时钟呢？
回复
收藏
0



关键词： 关于     signalTap     采样     时钟     疑问    

miles_hu
菜鸟
2009-12-16 07:41:24     打赏
2楼
当然可以建议用PLL 的限制口,多生成一个clk作为采样

评论
becoll
工程师
2009-12-16 10:05:42     打赏
3楼

谢谢！实际上我用的锁相环输出了三路100M的倍频后的时钟，然而在选择采样时钟时，从node finder的信号列表中我根本找不到生成的这三路100M时钟作为采样时钟，请问能再详细指点一下吗？谢谢！


评论
becoll
工程师
2009-12-16 10:20:02     打赏
4楼
我在添加采样时钟的node finder中我根本找不到100M的时钟信号。
我锁相环生成了三路100M的时钟：c0、c1、c2。在signalTap II：post-fitting信号列表中找不到这三个信号，而在entity【all names】信号列表中有显示，如下图所示。

选择其中一个后，提示下图中的错误，根本没法添加。请问要怎么才能使用100M的采样时钟呢？

评论
共4条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]