网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » DCM 与 PLL的级联使用？

共7条 1/1 1 跳转至页

DCM 与 PLL的级联使用？

xie0jing0
工程师
2010-03-23 15:10:40     打赏
想问一下dcm连dcm可以吗，怎样连呢？
pll接dcm又是怎么样子用呢？看到有plltodcm的模块，可是不太了解用法。
回复
收藏
0



关键词： 级联     使用    

Jason_Zhang
高工
2010-03-27 16:45:19     打赏
2楼
有DCM级联的用法，具体的也没用过。
可以查看Xilinx的Clock Source的UserGuide，上面有详细的说明

评论
xie0jing0
工程师
2010-04-05 11:04:47     打赏
3楼
看了xilinx的 ug190文档，一般推荐PLL级联DCM，可以很好的滤除抖动和提高噪声容限。pll输出直接作为DCM的clkin，中间无BUFG，只有在DCM最后的输出加入BUFG，来驱动全局时钟网络。谢谢zhang

评论
Jason_Zhang
高工
2010-04-05 11:16:21     打赏
4楼

其实我也没起到什么帮助作用。还是靠你自己。

感谢你把解决方法发上来和大家一起共享


评论
艾科瑞德
菜鸟
2010-04-14 10:08:36     打赏
5楼

楼主用的什么型号的器件呢？ 如果可能的话，不妨在评估板上做做实验嘛，采用不同的方法或者不同的参数配置输出某一个特定频率的时钟信号来驱动外部的某个管脚，用好一点的示波器/频谱仪来测试一下就知道了


评论
Jason_Zhang
高工
2010-04-14 12:25:13     打赏
6楼

这个也可以。
不过我觉得还是查看一下Xilinx的相关手册的比较好


评论
xie0jing0
工程师
2010-04-14 14:00:42     打赏
7楼

谢谢你的建议，我用chipscope试了试，对分频输出的效果还蛮好，倍频的就看不出来了


评论
共7条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]