网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » CyloneII时钟输入问题

共3条 1/1 1 跳转至页

CyloneII时钟输入问题

wangfanlion
菜鸟
2010-07-14 14:05:08     打赏
   我使用的是Altera CyloneII系列的FPGA，以前的设计一直都是采用时钟单端输入，cyloneII的I/O标准可以使用3.3V，2.5V，1.8V等等，40MHz有源晶振采用3.3V电压产生的应该是3.3Vpp的时钟信号（大概是正负1.55V），这样直接输入给FPGA有没有问题？还有就是我还预留了外部时钟输入，也是40MHz 3.3Vpp和6.6Vpp，这样的信号会不会产生问题？？
回复
收藏
0



关键词： CyloneII     时钟     输入     问题    

MatchPoint
菜鸟
2010-07-27 16:18:23     打赏
2楼

为了积分下载，拼了


评论
jomatch
菜鸟
2010-07-30 09:29:36     打赏
3楼

内部那个时钟应该没问题，就是外部接的那个要匹配


评论
共3条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]