共6条
1/1 1 跳转至页
双口RAM 存储到SDRAM的问题
2楼
你的双口RAM是什么结构的?读写时钟相同?地址是一组还是两组?
描述得清楚些,才能帮你解决。
双口RAM的IO还是蛮好用的。
如果你的数据量小的话,建议用FIFO也许更合适
5楼
我记得在Altera的在生成IP的时候可以选择当读写地址冲突时的处理方式,比如一个地址同时被读或写,那么读出的是上一个值还是此时的值,是可以选择的。你仔细看看吧。
6楼
有SDRAM就可以上NIOS了 ,双口RAM写完之后给NIOS中断, 让NIOS去读 ,读出的数据放在SDRAM中就行了 (其中SDRAM为NIOS的内存)
共6条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |