如下 .v source code
module CMPx_1to4p (a,v1,v2,v3,v4,o);
parameter width = 12;
input [width-1:0] a,v1,v2,v3,v4 ;
wire o1,o2,o3,o4;
output o ;
assign o1 = ( a[width-1:0] == v1[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o2 = ( a[width-1:0] == v2[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o3 = ( a[width-1:0] == v3[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o4 = ( a[width-1:0] == v4[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o = o1 | o2 | o3 | o4 ;
endmodule
當我在另一個 Top.v 內要 使用 CMPx_1to4p.v file 如下:
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
上述 TOP.v 內的 CMPx_1to4p 該如何定義讓
parameter width = 12; 變為 width = 8 ???
或者是若再使用 CMPx_1to4p submodule 時
parameter width = 12; 變為 width = 4 ???
即,我不想變動 CMPx_1to4p.v File 內的內容
就可以改變 width 值!
共4条
1/1 1 跳转至页
Verilog parameter Question
3楼
这样就可以。这是Verilog语法,与综合工具或仿真工具无关
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p #
(
.width(8)
)
U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p #
(
.width(8)
)
U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
共4条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动——B站互动赢积分】活动开启啦! | |
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |