如下 .v source code
module CMPx_1to4p (a,v1,v2,v3,v4,o);
parameter width = 12;
input [width-1:0] a,v1,v2,v3,v4 ;
wire o1,o2,o3,o4;
output o ;
assign o1 = ( a[width-1:0] == v1[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o2 = ( a[width-1:0] == v2[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o3 = ( a[width-1:0] == v3[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o4 = ( a[width-1:0] == v4[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o = o1 | o2 | o3 | o4 ;
endmodule
當我在另一個 Top.v 內要 使用 CMPx_1to4p.v file 如下:
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
上述 TOP.v 內的 CMPx_1to4p 該如何定義讓
parameter width = 12; 變為 width = 8 ???
或者是若再使用 CMPx_1to4p submodule 時
parameter width = 12; 變為 width = 4 ???
即,我不想變動 CMPx_1to4p.v File 內的內容
就可以改變 width 值!
共4条
1/1 1 跳转至页
Verilog parameter Question
3楼
这样就可以。这是Verilog语法,与综合工具或仿真工具无关
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p #
(
.width(8)
)
U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p #
(
.width(8)
)
U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
共4条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 28BYJ-48机械臂实现人脸跟随被打赏¥24元 | |
| 基于RK3506B的片温识读功能的实现被打赏¥25元 | |
| 【瑞萨RA8D1测评】基于FreeRTOS的lvgl移植教程被打赏¥29元 | |
| 电子价签墨水屏开发被打赏¥35元 | |
| 【Ozone】RTT 打印终端使用被打赏¥29元 | |
| BMS保护板绝缘检测功能-不平衡电桥技术绝缘电阻检测设计与实现被打赏¥34元 | |
| 给28BYJ-48三自由度机械臂加一个网页控制台被打赏¥32元 | |
| 用28BYJ-48电机从零搭一台三自由度机械臂被打赏¥33元 | |
| 【英飞凌开发经验】ModusToolbox配置EdgeTalk外设被打赏¥27元 | |
| 基于BQ76952PFBR的BMS保护板热插拔损坏的原因和处理措施被打赏¥32元 | |
我要赚赏金
