如下 .v source code
module CMPx_1to4p (a,v1,v2,v3,v4,o);
parameter width = 12;
input [width-1:0] a,v1,v2,v3,v4 ;
wire o1,o2,o3,o4;
output o ;
assign o1 = ( a[width-1:0] == v1[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o2 = ( a[width-1:0] == v2[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o3 = ( a[width-1:0] == v3[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o4 = ( a[width-1:0] == v4[width-1:0] ) ? 1'b1 : 1'b0 ;
assign o = o1 | o2 | o3 | o4 ;
endmodule
當我在另一個 Top.v 內要 使用 CMPx_1to4p.v file 如下:
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
上述 TOP.v 內的 CMPx_1to4p 該如何定義讓
parameter width = 12; 變為 width = 8 ???
或者是若再使用 CMPx_1to4p submodule 時
parameter width = 12; 變為 width = 4 ???
即,我不想變動 CMPx_1to4p.v File 內的內容
就可以改變 width 值!
共4条
1/1 1 跳转至页
Verilog parameter Question
3楼
这样就可以。这是Verilog语法,与综合工具或仿真工具无关
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p #
(
.width(8)
)
U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
TOP ( A,B,C,D )
input A,B;
output C,D;
CMPx_1to4p #
(
.width(8)
)
U1
(
.a (),
.v1 (),
.v2 (),
.v3 (),
.v4 (),
.o ()
);
endmodule
共4条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 【S32DS】S32K3 RTD7.0.1 HSE 组件配置报错问题解决被打赏¥27元 | |
| 【S32K3XX】MCME 启动 CORE1被打赏¥23元 | |
| AG32VH407下温度大气压传感器及其检测被打赏¥20元 | |
| AG32VH407下光照强度传感器BH1750及其检测被打赏¥22元 | |
| AT32VH407下使用温湿度传感器DHT22进行检测被打赏¥20元 | |
| DIY一个婴儿澡盆温度计被打赏¥34元 | |
| 【FreeRtos】FreeRtos+MPU region 配置规则被打赏¥23元 | |
| 【分享开发笔记,赚取电动螺丝刀】三分钟快速上手驱动墨水屏(ArduinoIDE)被打赏¥28元 | |
| 【S32K3XX】LIN 通讯模块使用被打赏¥31元 | |
| 【FreeRtos】FreeRtos + MPU模块的配置使用被打赏¥32元 | |
我要赚赏金
