编译时，如果工程中带有ROM或者是有锁相环，就会出错。只编译.v文件时编译可以通过，但是但凡一加上signaltap文件Quartus就报错，以前用是好好的呀？
Error: Can't open DLL "cbx_altsyncram.dll"
Error: Can't elaborate inferred hierarchy "rom:u1|altsyncram:Ram0_rtl_0"
Error: Quartus II Analysis & Synthesis was unsuccessful. 2 errors, 0 warnings
| 有奖活动 | |
|---|---|
| 高校联络员开始招募啦！有惊喜！！ | |
| 【工程师专属福利】每天30秒，积分轻松拿！EEPW宠粉打卡计划启动！ | |
| 送您一块开发板，2025年“我要开发板活动”又开始了！ | |
| 分享开发笔记，赚取电动螺丝刀（便携轻巧与无刷电机两款可选） | |
| 【活动延期至2025年6月30日】写试用笔记分享开发经验，换取手持数字示波器 | |
| 【有奖活动】伙伴们：您的“需求”解决了吗？ | |
| 打赏了！打赏了！打赏了！ | |
STM32
MCU
通讯及无线技术
物联网技术
电子DIY
板卡试用
基础知识
软件与操作系统
我爱生活
小e食堂
