EEPW论坛

REFCLK FOR
简介
AD9122是一款双通道、16位、高动态范围数模转换器
(DAC)，提供1230 MSPS采样速率。在某些应用中，例如需
要波束导引的应用，用户必须同步系统中的多个DAC。
AD9122具有多芯片同步功能，多个AD9122器件的DAC输
出可以在一个DAC时钟周期内同步。AD9122有两种同步
模式。本应用笔记将说明这两种模式的差异，以及何时和
如何使用AD9122的多芯片同步功能。本应用笔记的内容同
样适用于多个AD9125和AD9148 TxDAC+®转换器的同步。
差异来源
DAC会给系统带来流水线延迟差异，进而导致不同DAC的
输出不对齐，并且每次上电的偏斜不一致。在需要固定延
迟的应用中，必须消除这种差异。在本应用笔记中，固定
延迟是指DAC每次上电后从数字输入到模拟输出的时间延
迟是固定的。它假设时钟条件相同，即数据时钟输入
(DCI)、帧时钟、DAC时钟和同步时钟均相同。利用固定
延迟可以实现多个DAC的同步。
在AD9122中，引起延迟差异的原因有两方面：FIFO和插
值
滤波器。FIFO产生最多一个数据时钟周期的延迟差异。插
值滤波器产生的最大差异为：
因此，不开启AD9122同步功能时的最大延迟差异为：
例如，假设数据时钟速率f
DATA
= 300 MHz，系统采用4倍插
值，则多个AD9122器件的DAC输出之间的最大延迟差异
或最大偏斜为(2 − ¼) × 3.3 ns = 5.8 ns。
根据上述计算，设计时的第一个问题是DAC是否需要同
步。为使多个DAC同步，需要进行额外的设计工作并且开
启AD9122的同步状态机，从而增加设计的复杂度(详见“同
步的系统设计考虑”部分)。强烈建议用户首先定义同步要
求并指定时序预算，然后决定是否需要实现同步。如果最
大DAC延迟差异在预算范围内，则不需要实现同步。否
则，需要开启同步状态机以减小延迟差异。 

AN-1093：多个AD9122TxDAC+转换器的同步.pdf