这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 综合技术 » 物联网技术 » 超低抖动时钟合成器的设计挑战

共1条 1/1 1 跳转至

超低抖动时钟合成器的设计挑战

高工
2012-04-09 22:20:36     打赏
超低抖动时钟合成器的设计挑战


关键词: 低抖动, 超低, 压控振荡器, VCO, 预分频, 锁相环, PLL, 2分频, 分频器, 相位噪声, 电压控制振荡器, OCXO, 分频


摘要:该应用笔记提出了超低抖动时钟合成器的一种设计思路,其目标是产生2GHz时钟时,边沿之间的抖动< 100fs。分析和仿真结果表明,要达到这一抖动指标,设计难度远远高于预期。关于元器件变量和折衷方案的讨论为进一步的研究提供了线索。 



  超低抖动时钟合成器的设计挑战.pdf



关键词: 超低     抖动     时钟     合成器     设计     挑战    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]