EEPW论坛

为了设计一种具有条件接收功能的DVB_C数字电视，采用Trident SoC SXL为核心的处理芯片，DDR3 SDRAM采用NT5CB64M16DP，SPI FLASH为MX25L4006E，NAND FLASH为NAND512W3A2D。采用内置数字电视高频头进行接收和解码数字电视节目信号的方法，实现全程数字化，降低数字电视信号在传输过程中导致的干扰和损耗，提高了电视接收的信号质量。用户在使用该电视过程中。只需要使用一个遥控器，把原来机顶盒的遥控器省掉，增强方便使用等优点。

0 引言
数字电视涉及很多领域的标准，其中传输标准分为：地面传输(无线)、有线传输、卫星传输。随着数字电视广播的迅猛发展，数字电视技术的不断推广和发展，人们对电视的需求不仅仅停留在对声音、视频节目的需要，而是需要获取更多的信息。数据广播是传统声音和视频以外新的电视服务业务。数据广播系统能够为用户带来更多的图形、文本、游戏、数据下载、在线升级等功能。在中国拥有众多的电视用户，因此研究数据广播技术，发展符合地区特色的数据广播系统对提高我国信息化水平具有深远意义。未来几年，中国数字电视市场以有线数字电视为主，有线数字电视将长期保持主要地位，有线数字电视市场规模占据整体数字电视的主要市场。中国的有线电视网络一般采用的是欧洲标准DVB-C。本文介绍了一种基于带有CA功能的DVB-C数模一体数字电视的设计方案。

1 系统组成及硬件设计
带有CA功能的DVB-C的数字电视以Trident SoC SXL为核心处理芯片，并以Trident SoC SXL为中心设计视频解码、数据流MPEG解码、条件接收CA控制等功能。系统胡硬件主要有Trident SoC SXL，DDR3 SDRAM NT5CB64M16DP，SPI FLASH MX25L-4006E，NAND FLASH NAND512W3A 2D、电源管理芯片等。该系统的框图如图1所示。本文主要介绍了视频信号输入部分、外部存储器部分、视频信号输出部分。

Trident SoC SXL高度集成了众多组件的单芯片，其中包括符合生产要求的H．264／VCI／MPEG-4／MPEG-2解码器，集成ATSC／DVBT／C／Aanalog解调器，支持DVB_CI+，one PCMCIA卡，支持NICAM／BTSC／FM stereo radio，A2声音解调，支持CVBS／YC分离／HDMI／YPbPr／RGB信号输入，集成MCU，FLASH，Memory控制器，可以满足带有CA功能的DVB-C数模一体的数字电视的解决方案，可降低系统成本。
数字电视信号经过编码调制后进行传输，需要对经过数字化压缩的图像和声音信号进行解调解码还原，产生视频和声音信号，通过电视显示器和音响设备给观众提供高质量的电视节目。需要对DVB调制的数字电视信号进行信道解码，和MPEG-2的传输流分成视频、音频，使视频、音频和数据分离开。若现有的模拟电视要看数字电视节目，则需要外置数字电视机顶盒，它是一种将数字电视信号转换成模拟信号的变换设备，再由转换后的模拟信号输入到模拟电视显示。它的信号模式是数字化信号通过机顶盒转换为模拟信号AV输出，由AV连接到电视，而在电视内又转换为数字信号处理，这样“数-模-数”的多次转换对信号有损伤。
数字电视信号通常采用“数字电视机顶盒+模拟电视”的结构，数字电视机顶盒将数字电视信号转换成模拟信号的变换设备，它对经过数字化压缩的图像和声音信号进行解码还原，产生模拟的视频和声音信号。它所涉及的模块有开关电源、遥控器接收、按键控制面板、高频头Tuner、升级串口RS 232、闪存FLASH、音视频输出接口RCA以及条件接收系统CA模块。“数-数”转换模型的数字电视实质上是一种内置数字电视机顶盒、并能接收模拟信号的“双模”电视。它不必将数字电视信号转换成模拟信号，机顶盒的开关电源可以和电视的电源系统共用，遥控器接收和按键控制面板也采用电视的遥控器接收和按键控制面板，数字高频头Tuner要内置到电视的主板中，闪存FLASH也和电视中的闪存共用，不必对解码的数字音视频信号进行重新转换为模拟信号，通过RCA接口输出。Trident SoC SXL高度集成芯片可以满足“数-数”转换模型并带有CA功能。DVB-C数模一体的数字电视设计的需要。
1．1 视频信号输入设计
接收调谐器，一般称之为Tuner，主要作用是对射频信号进行QAM模拟解调，对信号下变频至中频信号。下变频的中频信号经过信道解码器芯片，进行信道处理，可输出符合DVB接口标准的并行或串行的TS流信号。SXL可以实现对输入的数据流处理，包括数据流的解复用、解压、解扰、同步、校验、缓存等。SXL和TURN BOARD的接口框图如图2所示。SXL先对传输流解复用，分离出各个独立的节目PES流以及SI等服务信息，接着对节目PES流进行解复用，分离出视频、音频、数据的ES流。MPEG-2主要包含视频的解压缩和音频解压缩两大部分。它们按照MPEG-2的解码算法分别对压缩的视频码流和音频码流进行解码，从而得到正常的视频数据和音频数据码流。

图2中TS2_D[0．．7]为数据输入引脚与FE_D[0．．7]相连，实现8位数据信号数据的传输。TS2_SYNC和FE_START相连，是一位帧同步信号。TS2_DE和FE_VALID相连，是一位数据有效信号。TS2_CLK和FE_CLK相连，数据流传输的时钟信号。SDAM1和I2C_M1_SDA相连，实现I2C通信的数据传输。SCLM1和I2C_M1_SCL相连，实现I2C通信的时钟信号。RESET#和RESET相连，实现复位控制。帧同步信号对应TS包的同步字节047H，TS2_DE信号用来区分TS包的长度为188 B或204 B。当TS包长为188 B时，TS2_DE信号一直为高，同时所有信号都与时钟信号保持同步。
条件接收CA系统是一个综合性的系统，集成了数据加密和解密、加扰和解扰、智能卡等技术，同时也涉及到用户管理、节目信息管理、收费管理等信息应用管理技术，能实现各项数字电视广播业务的授权管理和接收控制。SXL和CI CARD的接口框图如图3所示。图3中TS2_D[0．．7]数据引脚与CI_INDATA[0．．7]相连，实现加密的数据输入到CA卡。TS2_SYNC和CI_INSYNC相连，是一位帧同步信号。TS2_DE和CI_ INVALID相连，是一位数据有效信号。TS2_CLK和CI_INCLK相连，数据流传输的时钟信号。TS1_D[0．．7]数据引脚与CI_OUTDATA[0．．7]相连，实现解密的数据输入到SXL。TS1_SYNC和CI_OUTSYNC相连，是一位帧同步信号。TS1_DE和CI_OUTVALID相连，是一位数据有效信号。TS1 _CLK和CI_OUTCLK相连，数据流传输的时钟信号。

条件接收的核心是控制字CW传输的控制。在采用MPEG-2标准的数字电视系统中，与节目流条件接收系统相关的有两个数据流：授权控制信息ECM(Entitle Control Message)和授权管理信息EMM(EntitleManage Message)。由业务密钥SK(Service Key)加密处理后的CW在ECM中传送，ECM中还包括节目来源、时间、内容分类和节目价格等节目信息。对CW加密的SK在EMM中传送，而SK在传送前要经过用户个人分配密钥PDK(Personal Distribute Key)的加密处理，EMM中还包含地址、用户授权信息。

1．2 外部存储器设计
在该系统中，选用的外部存储器为两个DDR3SDRAM芯片，一个SPI FLASH芯片和一个NANDFLASH芯片。在该系统中，采用南亚科技Nanya公司的两颗1 GB DDR3 SDRAM作为主存储器，型号为NT5CB64-M16DP。SXL和NT5CB64-M16DP的接口框图如图4所示。

其中，CK和是时钟引脚，芯片时钟通过这两个引脚输入。为行地址锁存，为列地址锁存，为写使能，这三个引脚可对输入命令进行规定。A0～A14为地址总线，芯片中行地址为A0～A12，列地址为A0～A9，其中的A10是自动预充电标志，A12是突发突变标志。是系统复位信号控制，CKE时钟使能控制，用于内部时钟，设备输入缓存，外部驱动。在复位时，至少保持低电平100 ns；CKE在解除复位前10 ns开始置低电平，CKE保持低电平500μs后active为高电平，DRAM开始做内部状态初始化。
该单元选用1 GB的DDR3 SDRAM，所以选择BA0和BA2两个引脚对片内8个组进行选择。DQL0～DQL7和DQU0～DQU7为双向数据总线引脚，可支持16为宽度的数据传输。当DQS进行写操作时，数据输出到芯片中；当DQS进行读操作时，芯片的数据输入到SXL中。差分控制信号MMDQS1用于MMDQ8～MMDQ15，差分控制信号MMDQS0用于MMDQ0～MMDQ7。差分控制信号LDQS和MMDQS0相连，LDQS与DQL0～DQL7数据相对应；差分控制信号UDQS和差分控制信号MMDQS1相连，UDQS与DQU0～DQU7数据相对应。LDQS和UDQS分别为低位和高位数据选通。
SPI(Serial Peripheral Interface)意为串行外围接口。系统中选用的SPI FLASH为旺宏电子的MX25L4006E，它为一个4 MB的内存，有128个扇区，每个扇区4 kB；可分为8个块，每个块大小64 kB。闪存的电源为3．3 V。SXL和NAND512-W3A2D的接口框图如图5所示。
图5中CS#引脚与SF_CES引脚相连，从器件使能信号，实现片选功能。SI／SIO0引脚与SF_SI引脚相连，实现对串行数据主器件数据输出，从器件数据输入。SO／SIO1引脚与SF_SO引脚相连，实现对串行数据主器件数据输入，从器件数据输出。SCLK引脚与SF_SCK引脚相连，由主器件产生时钟信号，SPI串行时钟引脚SCLK用于控制主机与从机之问的数据传输。从主机发出启动传输信号开始，此时要传送的数据装入8位移位寄存器，同时产生8个时钟信号从SF_SCK引脚依次送出，在SF_SCK信号的控制下，主机中8位移位寄存器中的数据依次从SF_SI引脚送出，到从机的SI／SIO0引脚送入它的8位移位寄存器，在此过程中，从机的数据也通过SO／SIO1引脚到主机中。WP#引脚与SF_WPN引脚相连，控制写保护。HOLD#引脚与SF_HOLDN引脚相连，当低电平时，表示暂停串行通信，不会停止写操作，程序，擦除过程。

系统中选用的Micron公司的NAND FLASH为NAND512W3A2D，它为一个512 MB的内存，每页的大小为528 B(512+16备用)，每个块的大小为16 KB+512 B备用字节，它的8个I／O引脚是地址复用的，这样可以减少引脚数，并方便系统升级，闪存的电源为3．3V。SXL和NAND512W3A2D的接口框图如图6所示。

图6中I／O0～I／O7为数据输入／输出引脚，与FRA0，FRA5～FRA12引脚相连，实现数据的传输。I／O引脚用于输入命令、地址和数据，还用于在读操作时输出数据，被锁在脉冲上升沿。引脚与BOOTCS引脚相连，实现片选功能。引脚与FOE#引脚相连，实现对串行数据输出进行控制。引脚与FWE#引脚相连，控制对I／O端口的写操作，命令、地址和数据被锁在脉冲的上升沿。为输出引脚，与FRDY引脚相连，表明设备操作的状态，当低电平时，它表明一个程序、擦除或随机读操作正在进程中，并在结束后返回到高电平状态。AL引脚与ALE引脚相连，实现输入命令的地址锁，当AL高电平时，地址被锁在脉冲的上升沿。CL引脚与CLE引脚相连，实现输入命令的命令锁，当CL高电平时，地址被锁在脉冲的上升沿。

2 系统软件设计
数字电视是嵌入式系统技术在消费类电子产品中的一个典型应用。嵌入式系统中，硬件在系统的最底层，软件在其上控制它。数字电视硬件被设计成许多独立的模块，各个模块之间功能相对独立。这些模块可以分为高频头、条件接收、信道解调器、解复用器、主机编程接口(主控制器)、音频解码器、视频解码器、OSD显示控制、图形处理器等。除此之外，还有一些简单模块，如：红外遥控、面板按键控制、LCD显示、串行通信端口等。音视频解码器以及解复用器这些功能相对复杂的模块，通常在硬件上被设计成一个单独的RISC DSP处理器。这些单独的RISC处理器采用软硬件结合的思想，硬件采用DSP架构，软件采用微码驱动，其中微码在系统启动后由主机编程接口加载。
数字电视的软件工作流程如下：数字电视的源程序装载于FLASH ROM内。加电启动后，各芯片进行上电复位，主控CPU从FLASH ROM内加载并运行程序。程序首先完成软硬件初始化，包括时钟初始化，系统内存初始化，前端解调初始化以及音视频解码寄存器初始化等，并建立多个工作进程。多进程模式使主控CPU能同时处理多个工作流程，并进行进程间的通信控制。系统完成初始化后，用户通过遥控器选择频道，频道选择界面通过OSD显示。主控CPU响应遥控器指令，通过I2C总线设置调谐器，使调谐器将来自天线的高频信号经过调谐输出为中频信号。中频信号经信道解调器处理后，输出TS流。主控CPU内PID过滤器实现TS流解复用，将相关的ES或PES流分别送入音视频解码器，最终输出音频和视频信号。TS流中的节目信息经过解析并存储，用户通过OSD查询菜单，了解相关的节目信息。对于多节目复合的TS流，用户还可以通过节目指南EPG指定收看TS流中的某个具体节目。

嵌入式系统都有一个实时操作系统。视频设备的软件系统对实时性的要求较高，系统要完成的任务有：受理用户操作、设定调谐器工作状态、搜索PSI、SI表、解复用、条件接收、搜索节目指南(EPG)等。除实时操作系统外，系统中最复杂的模块是设备驱动。驱动层是连接软件系统与硬件系统的纽带。应用服务程序层主要包括FLASH分区管理模块、数据库管理模块、TUNER管理模块。应用服务模块的运行方式是同时向各种独立的应用模块提供调用服务。有时是几个应用模块都要调用，而且各个应用模块之间都是独立的，而且各应用模块的性能直接依赖向它提供服务调用模块的性能。用户应用程序层是用户应用软件的主体部分，也是软件开发的主要部分。与数字电视有关的所有上层功能的实现都在这层完成，如关于用户界面、用户信息输入／输出控制、节目搜索、节目播放、节目信息的分析处理和节目操作的管理等。人机交互程序层包含用户API函数，用户进行频点设置、搜索节目、选台操作的接口等。

3 结语
该系统根据数字电视信号流程建立“数-数”转换模型，该模型将作为系统设计的数据转换模型。它是数字化信号通过数字高频头直接解调数字信号输入到电视内数字处理器处理显示，不必通过外置的机顶盒进行解调解码，可以实现全程数字化。同时实现了全内置，避免了杂乱的接线，节省空间及成本。本文研发的样机已经经过实验运行验证了其有效性和实用价值，并已投入小批量试生产，具有良好的推广应用前景。