这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 嵌入式开发 » FPGA » 【白皮书】在便携式应用中,利用零功耗CPLD 来降低系统总成本

共1条 1/1 1 跳转至

【白皮书】在便携式应用中,利用零功耗CPLD 来降低系统总成本

高工
2012-04-18 08:49:40     打赏
【白皮书】在便携式应用中,利用零功耗CPLD 来降低系统总成本
传统上,便携式系统设计人员一直使用ASIC 和ASSP 来实现便携式系统中的存储器接口、I/O 扩展、上电排序、离散逻辑以及显示等功能。低成本、低功耗、散热和电路板面积要求限制了可编程逻辑在这些领域中的应用。然而,当今CPLD 在低功耗和低成本以及小外形封装上的创新使可编程逻辑器件能够替代或者改进便携式应用中的ASIC、ASSP 和分立器件。
由于采用了基于查找表(LUT) 的体系结构和创新技术来优化成本和功耗,最新的零功耗CPLD 的特性和功能是老的宏单元产品所不具备的,这些特性包括:
■ 单位电路板上的大容量逻辑
■ 单位电路板上大量的I/O
■ 片内电压稳压器和振荡器
■ 自动关断和自动上电
由于这些CPLD 的成本非常低,而且特性突出,和老的CPLD 方案相比,便携式系统设计人员能够将成本和功耗平均降低50%。结果,产品开发人员更灵活地把产品推向市场,而这是ASIC 和ASSP 做不到的。
详见wp-01001_CN.pdf



关键词: 白皮书     便携式     应用     利用     功耗     降低     系统     总成    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]