利用 Verilog 来创建 CPLD 设计-电子产品世界论坛

共1条 1/1 1 跳转至页

利用 Verilog 来创建 CPLD 设计

高工

2012-05-07 19:23:52 打赏

本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。还提供了同步逻辑电路实例，如计数器和状态机。

xapp143.pdf

关键词：利用 Verilog 创建设计

共1条 1/1 1 跳转至页

打赏帖
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分
【分享评测，赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分
换逻辑分析仪+上下拉与多路选择器被打赏29分
Let'sdo第3期任务合集被打赏50分
换逻辑分析仪+Verilog三态门被打赏27分
换逻辑分析仪+Verilog多输出门被打赏24分