利用 Verilog 来创建 CPLD 设计-电子产品世界论坛

共1条 1/1 1 跳转至页

利用 Verilog 来创建 CPLD 设计

高工

2012-05-07 19:23:52 打赏

本应用指南对如何将 Verilog 应用到复杂可编程逻辑器件的基本原理进行了阐述。提供了各种组合逻辑电路实例，如多路复用器、解码器、编码器、比较器和加法器。还提供了同步逻辑电路实例，如计数器和状态机。

xapp143.pdf

关键词：利用 Verilog 创建设计

共1条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分