这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 基于直接数字综合的 E1/T1 的时钟数据恢复设计技巧

共1条 1/1 1 跳转至

基于直接数字综合的 E1/T1 的时钟数据恢复设计技巧

高工
2012-05-09 18:40:06     打赏

本技术文档详细介绍了在针对电信应用的 Virtex™ 和 Spartan™ FPGA 内实现的数字 PLL 的设计方案。对 PLL 的性能和回路稳定性进行了评估。

xapp868.pdf




关键词: 基于     直接     数字     综合     时钟     数据恢复     设计     技巧    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]