网站首页
这些小活动你都参加了吗？快来围观一下吧！>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 利用 CoolRunner-II CPLD 设计 16b/20b 编码器/解码器

共1条 1/1 1 跳转至页

利用 CoolRunner-II CPLD 设计 16b/20b 编码器/解码器

Rancho
高工
2012-05-11 21:38:23     打赏

本技术文档详细介绍了在 Xilinx® CoolRunner™-II CPLD 内，用 VHDL 实现面向字节的光纤通道传输编码器和解码器的方法。 CoolRunner CPLD 在现有 CPLD 中功耗最低，并可在任何需要可靠的点到点收发器的网络设计中使用。 CoolRunner CPLD 采用 Fast Zero Power™ (FZP) 专利设计技巧，来同时提供高性能和低功耗。 这些器件提供 5.0 ns 的管脚到管脚延迟，待机电流低于 100 µA（在 fMAX 情况下，功耗约为其它 CPLD 竞争产品的 1/3）。

xapp391.pdf

回复
收藏
0



关键词： 利用     CoolRunner-II     设计     编码器     解    

共1条 1/1 1 跳转至页

回复

匿名不能发帖！请先 [ 登陆 注册 ]