本应用指南描述了在 Virtex™-5 器件中实现的 200-MHz DDR SDRAM 存储器控制器。 本参考设计使用了 Virtex-5 ChipSync 功能来校准和调整读数据时序。 DDR 提供了一个简单的后端用户接口,使其集成进完整的 FPGA 设计。
c_xapp851.pdf
有奖活动 | |
---|---|
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
【有奖活动】震撼来袭!这场直播将直击工程师的心灵! |