【应用笔记】升级3.1.x版本FIR编译器的设计到3.2.x版本(Upgrading a FIR Compiler v3.1.x Design to v3.2.x)
本应用笔记是为这些设计者而准备的:有一个使用Altera的3.1.0版本或更早版本的FIR编译器MegaCore功能模块的FPGA设计,而想将设计升级到3.2.0或更新版本的FIR编译器。
This application note is intended for designers who have an FPGA design
that uses the Altera® FIR Compiler MegaCore® function version 3.1.0 or
earlier and want to upgrade their design to the FIR Compiler version 3.2.0
or later. an387.pdf
共1条
1/1 1 跳转至页
【应用笔记】升级3.1.x版本FIR编译器的设计到3.2.x版本(Upgrading a FIR Compiler v3.1.x Design to v3.2.
共1条
1/1 1 跳转至页
回复
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |