EEPW论坛

这标题……看来大婶们都不在家

lz说的几种方法都可行，要具体问题具体分析，主要是在速度，资源和可靠性方面的权衡

大婶们  2012年 很忙 呵呵 

恩 说的好 第一个问题是  我现在是做数字图像处理的一个课题  主处理器有DSP  协处理器用 FPGA   FPGA将采集的图像信息实时的交给DSP  然后DSP处理完图像再交回给FPGA进行实时的显示   我想问一下  这个是不是用 双口RAM和两个FIFO最好？？？第二个问题是 dsp和fpga串行和并行连接时怎么连接的？

双端口RAM和FIFO本质并没有多大区别，都是解决异步时钟域数据同步的有效手段，从实现的角度来讲，前者的控制稍复杂些，但效率高，如果你的FPGA资源足够大的话，使用编译器（quartus-II或者ISE）自带的IP实现最好。
就你所言，这里你需要处理的是大数据量的图像信息，所以使用并行总线传输是首先，分两种情况考虑：
1、数据与地址分开的情况：需要时钟线、读写线，地址总线和数据总线（典型参考如ARM的APB总线）
2、数据线与地址复用的情况：需要始时钟线、读写线，地址锁存线和地址/数据总线（典型参考如ADuC7026中的memory- bus总线）
时钟信号和控制信号都由master控制，slave根据始终信号进行同步，根据控制信号进行读写状态更新

恩 好的  非常感谢  今天学到不少

非常感谢  从你这里学到不少知识

呵呵，欢迎以后多来论坛

必须的  能学不少东西呢