大家好,本人新手一枚,请教quartus ii调用modelsim老提示提示Nativelin error,具体如下图所示。
本人初学FPGA,步奏完全按照网上特权同学教程视频做,可以保证么有一步不是按照例子做的,但是仿真时就会出现各种问题,上述为其中一种,单独开modelsim进行仿真的方式也试了很多次。
另外还有一问题想请假
我在网上找的一个例程,比人打开此程序能显示工程下的子程序,而我打开却么有子程序,见下图所示
,请问是设置上的问题吗?谢谢!(本人使用版本quartus9.1,modelsim6.5a(破解),语言verilog)
有奖活动 | |
---|---|
【有奖活动】分享技术经验,兑换京东卡 | |
话不多说,快进群! | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 | |
打赏了!打赏了!打赏了! |
打赏帖 | |
---|---|
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分 | |
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分 | |
【分享评测,赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分 | |
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分 | |
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分 | |
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分 | |
换逻辑分析仪+上下拉与多路选择器被打赏29分 | |
Let'sdo第3期任务合集被打赏50分 | |
换逻辑分析仪+Verilog三态门被打赏27分 | |
换逻辑分析仪+Verilog多输出门被打赏24分 |