一直用xilinx的片子用ISE,入手Altera以后,习惯性的写了一些代码,发现运行之后,效果不是自己想象中的那样,拿逻辑分析仪抓取信号以后,发现是初始化寄存器引起的问题,不知道是不是自己习惯性问题,问问用过两种片子的人,给个不同的条条框框的呗!!!
共3条
1/1 1 跳转至页
关于xilinx和Altera中编程习惯中的不同(各位用过两个片子的)
2楼
Xilinx和Altera的FPGA底层可编程资源还是确实有些差异的,但不管怎样,按照可综合原则来编写HDL代码,问题不大~!
共3条
1/1 1 跳转至页
回复
我要赚赏金打赏帖 |
|
|---|---|
| 告别手动建模:我让AI用FreeCAD画了个开发板外壳被打赏¥30元 | |
| 【瑞萨RA8D1测评】总结收官——从IMU动作识别到LVGL桌宠被打赏¥33元 | |
| 【瑞萨BLE/WIFI模块测评】MPU6050双链路对比被打赏¥30元 | |
| 【瑞萨BLE/WIFI模块测评】DA14531被打赏¥28元 | |
| 【瑞萨BLE/WI-FI模块测评】DA16200被打赏¥28元 | |
| 【瑞萨BLE/WIFI模块测评】环境搭建被打赏¥32元 | |
| 【瑞萨RA8D1测评】LVGL显示动画被打赏¥30元 | |
| 【瑞萨RA8D1测评】IMU动作识别的数据采集与模型训练被打赏¥33元 | |
| 【S32K3学习整理】时钟系统 ClockOut 功能被打赏¥28元 | |
| 【S32K3学习整理】以太网LoopBack模式功能验证被打赏¥26元 | |
我要赚赏金
