FPGA答疑：SDRAM的相位漂移计算问题-电子产品世界论坛

共6条 1/1 1 跳转至页

FPGA答疑：SDRAM的相位漂移计算问题

高工

2012-12-16 13:25:46 打赏

说说的SDRAM的相位漂移怎么计算，时序怎么收敛把。我在上NIOS中把时钟设在50MHZ的时候能跑起来，把时钟设在100MHZ的时候，根据网上的资料计算出相位偏移，但是就是在SDRAM那检验不过，不知道51FPGA有什么好的资料和办法没？

关键词：答疑 SDRAM 相位漂移计算问题

高工

2012-12-16 21:00:04 打赏

2楼

何为相位漂移？？？

高工

2012-12-16 22:15:45 打赏

3楼

50MHZ的时候能跑起来，100M不行也有可能是PCB布线的问题吧，相位偏移计算方法是固定的，应该不是相位偏移的问题。

高工

2012-12-16 23:15:22 打赏

4楼

我明天看看PCB图，找一下走线长度

高工

2012-12-17 09:03:18 打赏

5楼

你看看PCB对一下datasheet估计就可以看出来了

高工

2012-12-17 10:11:11 打赏

6楼

看了PCB，最小长度为169.6mil，最长的为537.1mil，延时0.07ns。。。

共6条 1/1 1 跳转至页

打赏帖
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【换取逻辑分析仪】自制底板并驱动ArduinoNanoRP2040ConnectLCD扩展板被打赏47分
【分享评测，赢取加热台】RISC-V GCC 内嵌汇编使用被打赏38分
【换取逻辑分析仪】-基于ADI单片机MAX78000的简易MP3音乐播放器被打赏48分
我想要一部加热台+树莓派PICO驱动AHT10被打赏38分
【换取逻辑分析仪】-硬件SPI驱动OLED屏幕被打赏36分
换逻辑分析仪+上下拉与多路选择器被打赏29分
Let'sdo第3期任务合集被打赏50分
换逻辑分析仪+Verilog三态门被打赏27分
换逻辑分析仪+Verilog多输出门被打赏24分