EEPW论坛

走线等长设置 在高速电路设计中,走线的等长显得越来越重要,因此设置等长这问题也就产生了,对于简 单走线等长在以前文档中都有涉及这里不再复述了,下面内容将给大家介绍一下有关Xnet等 长的设置问题, 如现在主板 DDR, IDE等部分设等长问题. 注意: 以下设置方法不是公板方式,是我自己摸索的设置方法,所以大家不必效仿,仅供参考! 如果大家有任何其它或简单方法也请分享一下经验! 在这之前首先介绍一下一个新个概念 Xnet,见下图: 我们把连续的几段由无源元件(如电阻,电容或电感)连接的 net合称为一段 Xnet. 大家知道 Allegro中有两个常用的走线长度设置, PROPAGATION DELAY, RELATIVE PROPAGATION DELAY都只能针对同一 Net设置, 下面是一个具体案例: 现在要求 U1到 U2的走线 Net*A + Net*B等长, 误差为+/-20Mil, 最简单的方式就是分别设置Net*A等长和Net*B等长,误差各为+/-10Mil, 这样是可以达到要 求,不过会加大Layout工程师绕线的难度,因为可能Net......。

资源下载：

——回复可见内容——