大型设计中FPGA 的多时钟设计策略-电子产品世界论坛

共2条 1/1 1 跳转至页

大型设计中FPGA 的多时钟设计策略

工程师

2013-04-15 10:32:21 打赏

利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。

--------------Tim Behne 软件与信号处理部经理 Microwave Networks 公司
大型设计中FPGA 的多时钟设计策略.pdf

关键词：大型设计时钟策略

高工

2013-04-15 12:20:16 打赏

2楼

这个得好好学习一下，大型的FPGA系统设计中，异步时钟域经常遇到

共2条 1/1 1 跳转至页

打赏帖
与电子爱好者谈读图二被打赏50分
【FRDM-MCXN947评测】Core1适配运行FreeRtos被打赏50分
【FRDM-MCXN947评测】双核调试被打赏50分
【CPKCORRA8D1B评测】---移植CoreMark被打赏50分
【CPKCORRA8D1B评测】---打开硬件定时器被打赏50分
【FRDM-MCXA156评测】4、CAN loopback模式测试被打赏50分
【CPKcorRA8D1评测】--搭建初始环境被打赏50分
【FRDM-MCXA156评测】3、使用FlexIO模拟UART被打赏50分
【FRDM-MCXA156评测】2、rt-thread MCXA156 BSP制作被打赏50分
【FRDM-MCXN947评测】核间通信MUTEX被打赏50分