大型设计中FPGA 的多时钟设计策略-电子产品世界论坛

共2条 1/1 1 跳转至页

大型设计中FPGA 的多时钟设计策略

工程师

2013-04-15 10:32:21 打赏

利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。

--------------Tim Behne 软件与信号处理部经理 Microwave Networks 公司
大型设计中FPGA 的多时钟设计策略.pdf

关键词：大型设计时钟策略

高工

2013-04-15 12:20:16 打赏

2楼

这个得好好学习一下，大型的FPGA系统设计中，异步时钟域经常遇到

共2条 1/1 1 跳转至页

打赏帖
【换取手持数字示波器】RISC-V架构使用cycle评估代码性能被打赏35分
【换取逻辑分析仪】SoEasy!基于ESP32的简易Wi-Fi遥控小车被打赏41分
【换取逻辑分析仪】记一次数字功放无声问题解决过程被打赏43分
【换取手持数字示波器】RISC-V 架构 lib.a 中 memcpy函数实现解析被打赏33分
【换取逻辑分析仪】基于MQTT协议的儿童遗留检测被打赏46分
【换取逻辑分析仪】旋转吧！立方体被打赏48分
vscode+cmake搭建雅特力AT32L021开发环境被打赏30分
【分享评测，赢取加热台】第一篇树莓派5使用经验之Python虚拟环境的搭建被打赏40分
【分享评测，赢取加热台】+开源一个功能全面的物联网开发板之一被打赏10分
【分享评测，赢取加热台】ARM GCC内嵌汇编使用被打赏34分