大型设计中FPGA 的多时钟设计策略-电子产品世界论坛

共2条 1/1 1 跳转至页

大型设计中FPGA 的多时钟设计策略

工程师

2013-04-15 10:32:21 打赏

利用FPGA 实现大型设计时，可能需要FPGA 具有以多个时钟运行的多重数据通路，这种
多时钟FPGA 设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟
设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何
进行布线，本文将对这些设计策略深入阐述。

--------------Tim Behne 软件与信号处理部经理 Microwave Networks 公司
大型设计中FPGA 的多时钟设计策略.pdf

关键词：大型设计时钟策略

高工

2013-04-15 12:20:16 打赏

2楼

这个得好好学习一下，大型的FPGA系统设计中，异步时钟域经常遇到

共2条 1/1 1 跳转至页

打赏帖
【笔记】生成报错synthdesignERROR被打赏50分
【STM32H7S78-DK评测】LTDC+DMA2D驱动RGBLCD屏幕被打赏50分
【STM32H7S78-DK评测】Coremark基准测试被打赏50分
【STM32H7S78-DK评测】浮点数计算性能测试被打赏50分
【STM32H7S78-DK评测】Execute in place(XIP)模式学习笔记被打赏50分
每周了解几个硬件知识+buckboost电路（五）被打赏10分
【换取逻辑分析仪】RA8 PMU 模块功能寄存器功能说明被打赏20分
野火启明6M5适配SPI被打赏20分
NUCLEO-U083RC学习历程2-串口输出测试被打赏20分
【笔记】STM32CUBEIDE的Noruletomaketarget编译问题被打赏50分