这些小活动你都参加了吗?快来围观一下吧!>>
电子产品世界 » 论坛首页 » 企业专区 » Xilinx » 用mig进行ddr2控制仿真时phy_init_done未拉高

共1条 1/1 1 跳转至

用mig进行ddr2控制仿真时phy_init_done未拉高

菜鸟
2013-04-19 19:05:24     打赏
      我在做mig仿真时,没有用他的testbench,自己写了一个,但是我一直未能检测到phy_init_done拉高,我的理解是只要给了mig一个clk和rst信号,即使其他信号无效,也应该能检测到phy_init_done信号拉高。不知道我这样的理解有错吗?还是需要其他的操作。请指教(我用的是v6的,ise13.4仿真工具)



关键词: ddr2     mig    

共1条 1/1 1 跳转至

回复

匿名不能发帖!请先 [ 登陆 注册 ]