我选择第二种方案:申请PCB板,购买组委会提供的元器件包
实验名称:
CPLD的学习和基于CPLD的信号发生器的设计
实验目的:
学习CPLD的开发流程
熟练使用Verilog语法编程
初步设计出基于CPLD的信号发生器
从版主说会举行这次CPLD DIY活动开始,就一直期待这次活动。最终目的是通过这次CPLD DIY,重新燃起学习FPGA的激情,重新学习下和理解FPGA,熟练运用Verilog进行编程。因为自身的原因和没有作好困难准备的心态,导致上次的FPGA做了一点就没有继续下,希望这次能坚持到最后。希望能获得组委审核通过,谢谢!!